Chip totalmente óptico pode desbloquear comunicação na velocidade da luz

Ilustrações esquemáticas de processamento de sinal totalmente óptico programável em um chip de silício. Crédito: Jing Xu, Wenchan Dong, Qingzhong Huang, Yujia Zhang, Yuchen Yin, Zhenyu Zhao, Desheng Zeng, Xiaoyan Gao, Wentao Gu, Zihao Yang, Hanghang Li, Xinjie Han, Yong Geng, Kunpeng Zhai, Bei Chen, Xin Fu, Lei Lei, Xiaojun Wu, Jianji Dong, Yikai Su, Ming Li, Jianguo Liu, Ninghua Zhu, Xu Zhouhan Guo, Heng Zhouhan, Huashun Wen, Kun Qiu, Xinliang Zhang

A ascensão do big data apresenta grandes desafios para o processamento de informações, especialmente em termos de manipulação de grandes volumes de dados e gerenciamento do consumo de energia. Esses problemas são agravados pelo fato de que mais de 90% dos dados são transmitidos por ondas de luz, enquanto o processamento real ainda ocorre predominantemente no domínio elétrico. Para lidar com essa incompatibilidade, surgiram duas abordagens principais: uma envolve a conversão de sinais ópticos para elétricos e vice-versa (conversão óptico-elétrico-óptico ou OEO) e a outra se concentra no processamento de dados inteiramente dentro do domínio óptico, um método conhecido como processamento de informações totalmente óptico (AOSP).

Uma equipe colaborativa de pesquisadores, incluindo o Prof. Xinliang Zhang (Universidade de Ciência e Tecnologia de Huazhong), o Prof. Yikai Su (Universidade Jiao Tong de Xangai), o Prof. Kun Qiu (Universidade de Ciência e Tecnologia Eletrônica da China) e o Acadêmico Ninghua Zhu (Universidade de Nankai), desenvolveu com sucesso um chip de processamento de sinais totalmente ópticos (AOSP) programável e monoliticamente integrado. Este chip suporta funções-chave como filtragem óptica, regeneração de sinais e operações lógicas. O projeto decorre de uma iniciativa nacional que visa criar tecnologias AOSP reconfiguráveis baseadas em silício.

Chip AOSP de oito canais embalado (a), pacotes elétricos (b) e ópticos (c).

Os pesquisadores produziram um chip capaz de atender às rigorosas demandas das redes ópticas de última geração.

Isso inclui transmissão de dados em alta velocidade, compatibilidade com formatos avançados de modulação e suporte para operações transparentes ao comprimento de onda. A equipe validou experimentalmente a capacidade do chip de realizar filtragem dinâmica, computação lógica e regeneração de sinal, estabelecendo uma base sólida para seu uso em aplicações de ponta em comunicações ópticas, computação avançada, geração de imagens e sensoriamento.

Para superar limitações, os pesquisadores introduziram métodos de fabricação aprimorados, estruturas de dispositivos inovadoras e novos materiais. Um dos principais avanços envolve o desenvolvimento de guias de onda de silício com perdas ultrabaixas e microrressonadores de alta qualidade por meio de técnicas de fabricação aprimoradas. Esses componentes suportam filtros fotônicos integrados que oferecem uma ampla largura de banda reconfigurável e uma faixa espectral livre ajustável, permitindo uma manipulação altamente flexível e precisa dos sinais de luz de entrada.

Papel de cada chip fotônico desenvolvido neste projeto no cenário de redes ópticas flexíveis (a) e relação entre chips e principais problemas científicos (b).

Paralelamente, novas estratégias de projeto foram implementadas para fortalecer o desempenho óptico não linear. Essas estratégias incluem estruturas como guias de onda de crista com junções PIN com polarização reversa, guias de onda de fenda, guias de onda multimodo e microrressonadores acoplados simetricamente em tempo de paridade. Essas configurações permitem uma gama de funcionalidades AOSP sofisticadas. Por exemplo, operações lógicas de 100 Gbit/s foram alcançadas usando um conjunto lógico óptico programável de chip único projetado sob medida. A plataforma também suporta processamento lógico multivalorado e de alta dimensão baseado em mistura de quatro ondas. Além disso, guias de onda PIN de silício altamente eficientes permitiram regeneração robusta de amplitude e fase multicanal em vários formatos de sinal, com potencial demonstrado para escalonamento espacial da capacidade regenerativa.

Foi alcançada a integração multifuncional de oito canais em um único chip, incluindo filtragem, lógica e regeneração, integrando 136 dispositivos (incluindo filtros, portas lógicas, regeneradores, grades, MMIs, eletrodos, etc.) em um único chip. A capacidade total de processamento de sinais é comprovadamente de até 800 Gb/s (operando a 100 Gb/s por canal) e pode acomodar múltiplos formatos de modulação, incluindo DPSK e OOK. Um conjunto completo de CLUs foi gerado para operações lógicas, e a regeneração QPSK demonstrou aumentar a sensibilidade do receptor em mais de 6 dB. Utilizando tecnologia avançada de encapsulamento optoeletrônico, o roteamento e o processamento em nível de chip de sinais multicanal foram validados.

O artigo “Progresso em chips de processamento de sinais totalmente ópticos reconfiguráveis e programáveis baseados em silício” de Jing Xu, Wenchan Dong, Qingzhong Huang, Yujia Zhang, Yuchen Yin, Zhenyu Zhao, Desheng Zeng, Xiaoyan Gao, Wentao Gu, Zihao Yang, Hanghang Li, Xinjie Han, Yong Geng, Kunpeng Zhai, Bei Chen, Xin Fu, Lei Lei, Xiaojun Wu, Jianji Dong, Yikai Su, Ming Li, Jianguo Liu, Ninghua Zhu, Xuhan Guo, Heng Zhou, Huashun Wen, Kun Qiu e Xinliang Zhang, publicado em 12 de maio de 2025, no Frontiers of Optoelectronics pode ser encontrado em DOI: 10.1007/s12200-025-00154-6 Financiamento: Programa Nacional de Pesquisa e Desenvolvimento da China.

Últimas Notícias

TotalEnergies vende 50% de um portfólio de renováveis na Grécia

A Asterion Industrial Partners adquiriu uma participação de 50% no portfólio de energias renováveis ​​da TotalEnergies na Grécia, compreendendo 424 MW de ativos eólicos...

Consulta pública sobre a estratégia nacional de redução de HFCs

O Ministério do Meio Ambiente e Mudança do Clima MMA realiza a consulta pública da primeira fase do Programa Brasileiro de Redução do Consumo...

Governo Federal fará em fevereiro o primeiro bloco de leilões portuários de 2026

O primeiro bloco de leilões de terminais portuários do Governo Federal será realizado no dia 26 de fevereiro, na B3, em São Paulo. O...